This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-329914

(43)Date of publication of application: 30.11.1999

(51)Int.CI.

H01L 21/02 HO1L 21/027 HO1L 21/302 H01L 23/00

(21)Application number: 10-133368

(71)Applicant:

NEC CORP

(22)Date of filing:

15.05.1998

(72)Inventor:


SAKO TAKASHI


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and a method of manufacturing therefor, of which the measurement errors are reduced when positional relations between a mark formed on a semiconductor and a mark formed by a resist for forming the resist pattern for patterning at the exact position.

SOLUTION: In a semiconductor device which is provided with marks 101 and 102 for overlap measurement, the mark 102 is formed U-shaped in cross section, and the mark 102 is formed on an etching stopper 12. Accordingly, when the second mark 102 is viewed from above, the edge of the second mark 102 is seen narrow, and an optically sharp waveform can be obtained. Similarly, a sharp waveform is obtained because the first mark 101 on the second mark 102 has a low height. Thus, the measurement errors can be reduced, and the resist pattern can be laid out at the exact position.





LEGAL STATUS

[Date of request for examination]

15.05.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3159168

[Date of registration]

16.02.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-329914

(43)公開日 平成11年(1999)11月30日


		(43)公開日 平成11年(1999)11月3(
(51) Int.CL* HO 1 L 21/0 21/0 21/3 23/00	27 02	PI - H01L 21/02 A - 23/00 A - 21/30 5 0 2 M - 21/302 Z
		・
(21)出職番号	特顧平10-133368	(71) 出版人 000004237
(22) 出頭日	平成10年(1998) 5月15日	日本電気株式会社 京京都港区芝五丁目7番1号 (72)発明者 佐甲 職 東京都港区芝五丁目7番1号 日本電気株 気会社内
		交合及内 (74)代理人 弁禮士 婦 妻之


(54) 【発明の名称】 半導体基盤とその製造方法

(57)【要約】

【課題】 パターニング用のレジストパターンを正確な 位置に形成するために、半導体上に形成したマークとレ ジストで形成したマークとの位置関係を測定する際、測 定誤差を少なくした半導体装置とその製造方法を提供す る。

【解決手段】 重ね合わせ測定用のマーク101.10 2を備えた半導体装置において、前記マーク102は断 面凹状に形成され、且つ、前記マーク102はエッチン グストッパ12上に形成されていることを特徴とする。





パンタコンタクトホール27内部を含む全面にリンドー プポリシリコン麟28が形成され、その上にキャパシタ 下部電極を形成するためのレジストパターン29が存在 する構造となっている。これに対し、重ね合わせ測定用 マークは測定に用いられる上地マークは、キャパンタ下 部電極用レジストパターン29と同時に形成されたレジ ストパターン30により形成され、下地マーク31はキ 。 ャパンタコンタクトホール27と同時に開孔され、且 つ。シリコン芸仮21まで到達するパターン31により 構成されている。

【0006】図6(a)からわかるようにコンタクトホ ール27と同時に形成される下地マークパターン31は 第2及び第1層間絶縁膜34,33を貫通しシリコン基 板21まで到達する。ここで、下地マーク31は、シリ コン芸板と高選択性の得られるコンタクトエッチング条 件ではボックスマークのような広いパターンではかなり 穏やかなテーパー形状となる。 これを上面から見ると図 6 (c) に示したような帽の広いエッジとなっているの で、自動目ずれ測定でのエッジ波形のビークが緩やかに 用レジストパターン29と同時に形成される上地マーク 30は、かなり大きな段差とテーパを有して形成される ため露光時にベストフォーカスから大きくずれる。

【0007】従ってこれを上面から見ると幅の広いエッ ジ1018、1028となっているので、自動目すれ割 定でのエッジ皮形のピークが緩やかになり測定誤差が発 生しやすいという欠点があった。

[8000]

【発明が解決しようとする課題】本発明の目的は、上記 した従来技術の欠点を改良し、特に、バターニング用の 30 レジストパターンを正確な位置に形成するために、半導 体上に形成したマークとレジストで形成したマークとの 位置関係を測定する際、測定誤差を少なくし、以て、半 導体装置の生産効率を向上せしめた新規な半導体装置と その製造方法を提供するものである。

[0009]

【課題を解決するための手段】本発明は上記した目的を 達成するため、益本的には、以下に記載されたような技 衛常成を採用するものである。即ち、本発明に係わる半 導体装置の第1態様は、重ね合わせ測定用のマークを備 40 えた半導体装置において、前記マークは新面凹状に形成 され、且つ、前記マークはエッチングストッパ上に形成 されていることを特徴とするものであり、又、第2麽様 は、パターニング用のレジストパターンを正確な位置に 形成するために、前記レジストパターンで形成した第1 のマークを半導体装置上に形成した第2のマーク上に盒 ね合わせ、前記第1及び第2のマークを用いて重ね合わ せ測定を行う半導体装置において、前記半導体装置に設 けられた前記エッチングストッパと、このエッチングス トッパ上の第1の膜をエッチングして形成した開孔パタ 50 【0012】

ーンと、この開孔パターンを含む全面に形成した第2の 膜と、前記第2の膜で前記開孔パターン上に形成された 前記第2のマークと、前記第2のマーク上に形成した前 記レジストパターンで形成された前記第1のマークと、 で構成したことを特徴とするものであり、又、第3歳様 は、前記エッチングストッパは、配復居であることを特 敬とするものであり、 又、第4歳様は、前紀マーク は、ポックスインボックス構造を有するマークであるこ とを特徴とするものであり、又、第5態様は、前記マー 10 クは、ノギス型構造を有するマークであることを特徴と するものである。

【0010】又、本発明に係わる半導体装置の製造方法 の第1麽様は、パターニング用のレジストパターンを正 確な位置に形成するために、前記レジストパターンで形 成した第1のマークを半導体装置上に形成した第2のマ ーク上に重ね合わせ、前記第1及び第2のマークを用い て重ね合わせ測定を行う半導体装置において、第1の膜 上に配線層を形成すると共にエッチングストッパを形成 する第1の工程と、前記配線層上に第2の膜を形成する なり測定誤差が発生しやすい。又、キャパシタ下部電極 20 第2の工程と、前記第1、第2の膜をエッチングすると 共に、前記エッチングストッパ上に開孔パターンを形成 する第3の工程と、前記開孔パターンを含む全面に第3 の驥を堆積させ前記第2のマークを形成する第4の工程 と、前記第3の饋上にレジストパターンを形成すると共 に、 前記レジストパターンで形成した前記第1のマーク を前配第2のマーク上に重ね合わせる第5の工程と、を 含むととを特徴とするものであり、又、第2歳様は、前 起エッチングストッパは、配根層であることを特徴とす るものである.

[0011]

【発明の実施の形態】本発明に係わる半導体装置は、パ ターニング用のレジストパターンを正確な位置に形成す るために、前記レジストバターンで形成した第1のマー クを半導体装置上に形成した第2のマーク上に重ね合わ せ、前記第1及び第2のマークを用いて重ね合わせ測定 を行う半導体装置において、前記半導体装置に設けられ た前記エッチングストッパと、このエッチングストッパ 上の第1の娘をエッチングして形成した開孔パターン と、この関孔パターンを含む全面に形成した第2の膜 と、前記第2の順で前記開孔パターン上に形成された前 紀第2のマークと、前紀第2のマーク上に形成した前記 レジストパターンで形成された前記第1のマークと、で 構成したことを特徴とするものであから、第2のマーク を上方から見たとき、第2のマークのエッジが細くなり 光学的にはっきりとした波形が得られる。又、同様に、 第2のマーク上の第1のマークの高さも低くなるから、 はっきりとしたエッジの波形が得られる。この為、測定 誤差が少なくなり、レジストパターンを正確な位置に配 置することが可能になる。

【夷姉例】以下に、本発明に係わる半導体装置とその製 造方法の具体例を図面を参照しながら詳細に説明する。 図1は、本発明に係わる半導体装置の具体例の常造を示 す図であって、これらの図には、重ね合わせ測定用のマ ーク101、102を備えた半導体装置において、前記 マーク102は断面凹状に形成され、且つ、前記マーク 102はエッチングストッパ12上に形成されている半 導体装置が示されている。

【0013】又、パターニング用のレジストパターン9 9で形成した第1のマーク101を半導体装置上に形成 した第2のマーク102上に重ね合わせ、前記レジスト パターン9で所定のエッチングを行う半導体装置におい て、前紀半導体装置に設けられた前記エッチングストゥ パ12と、このエッチングストッパ12上の第1の膜1 4をエッチングして形成した開孔パターン11と、この 開孔パターン11を含む全面に形成した第2の購8と、 前記第2の顧8で前記開孔パターン11上に形成された 前記第2のマーク102と、前記第2のマーク102上 に形成した前記レジストバターンで形成された前記第1 のマーク101と、で構成した半導体装置が示されてい

【0014】更に、図1~図3には、第1の膜13上に 配線層6を形成すると共にエッチングストッパ12を形 成する第1の工程と、前記記線層6上に第2の購14を 形成する第2の工程と、前記第1、第2の膜13.14 をエッチングすると共に、前記エッチングストッパ12 上に開孔パターン11を形成する第3の工程と、前記開 孔パターン11を含む全面に第3の膜8を堆積させ前記 第2のマーク102を形成する第4の工程と、前記第3 の購8上にレジストパターン9を形成すると共に、前記 レジストパターンで形成した前記第1のマーク101を 前記第2のマーク102上に重ね合わせる第5の工程 と、を含む半導体装置の製造方法が示されている。

【0015】次に、本発明を更に詳細に説明する。本具 体例では、COB (Capacitor Over B ıtlıne) 構造を有するDRAMを例としてキャパ シタコンタクト上の所定の位置にキャパシタ下部電極を 形成するためのレジストバターンを位置決めするための 重ね合わせ測定用マークについて説明する。

【0016】図1(h)は、本具体例の重ね合わせ測定 用マークのレイアウト図であり、一番内側にある正方形 は上地マーク101であり、本具体例ではメモリセルの キャパシタ下部電極と同一の層上にレイアウトされ、ま た内側から二番目の正方形は下地マーク102であり、 この下地マークはビット像が形成される配線層上にレイ アウトされる。また、内側から三番目の正方形103は 下地マークを形成する際のエッチングストッパ12であ り、ビット根と同一の層にレイアウトされている。 図

A - B断面を示す断面構造図である。この図では重ね台 わせ測定時での構造を示しているため、キャパシタ下部 電極は形成されておらず。 キャパシタ下部電極を形成す るためのレジストバターンが設けられている。

【0017】図1に示すように、メモリセル領域では家 子分離酸化膜2及び拡散層領域3を有する半導体益板1 上にワード根を常成するゲート電極4が存在し、さらに コンタタトプラグ5を介してビット線6が拡散層領域3 に電気的に接続されており、またキャパシタコンタクト を正確な位置に形成するために、前記レジストバターン 10 ホール7内部を含む全面にリンドーブポリシリコン膜8 が形成され、その上にキャパシタ下部電極を形成するた めのレジストパターン9が存在する構造となっている。 これに対し、重ね合わせ測定用マークは測定に用いられ る上地マーク101がキャパシタ下部電径用レジストパ ターン9と同時に形成された上地マークレジストバター ン10により構成され、下地マーク102はキャパシタ コンタクトホール7と同時に開孔された下地マーク開孔 パターン11により構成され、その関孔パターン11が 半導体基板1に到達しないように設けられたエッチング 20 ストッパ12上に形成される構造となっている。

【0018】図2及び図3は、本具体例を説明するため の各工程毎の街面図である。図2(a)に示すように、 素子分離酸化膜2を有する半導体基板1上にゲート電極 4及び拡散層領域3を形成する。層間絶縁膜13を形成 した後、図2(b)、図3(a)に示すようにフォトリ ソグラフィの技術を用いて拡散層領域3に到達するビッ トコンタクトを開孔後、コンタクトプラグ5の形成を行 う。そして図3(a)に示すようにピット級6を形成す ると同時にキャパシタコンタクトーキャパシタ下部局極 30 章ね合わせ測定マークを形成する領域にエッチングスト ッパ12を形成する。更に、層間絶縁購14を形成した 後、フォトリソグラフィの技術を用いて層間絶縁膜1 4. 13をエッチングして、拡散層領域3に到達するキ ャパシタコンタクトホール7を開孔すると同時に重ね合 わせ測定用下地マーク11をエッチングストッパ12上 に形成する。

【0019】この時、下地マーク開孔パターン11は、 **層間絶縁膜13上に形成されたエッチングストップパ1** 2でエッチングがとまり、層間絶縁膜13をエッチング 40 することはなく、浅い位置に下地マーク関孔パターン 1 1 が形成される。その後、全面にリンドープポリシリコ ン購8を成膜した後、フォトリングラフィの技術を用い てメモリセル領域にはキャパシタ下部電極形成用レジス トパターン9を、堂ね合わせ側定用下地マーク11上に は上地マークレジストパターン 1()をそれぞれ形成する ことにより図1のような断面構造を得る。

【0020】図1(c)は本発明によるマークを上方か ちみた状態を示しているが、従来のものにくちゃ、下地 マークエッジ102Aが細くなり、更に上地マーク10 l (a) はメモリセル領域の断面構造及びマーク部分の 50 lも細くなり、光学的にはっきりした波形が得られるよ

7

うになっている。上記具体例より更に、下地マークの位置を浅くする方法として、図4(a)に示すように、ワード線を形成する段、下地マーク下方にパターン15を形成し、更に、その上にエッチングストッパ12を形成することで、下地マークの位置をより上方に形成することが出来る。

【0021】このようにすることで、メモリ領域とマーク部分の高さ関係が同一となるからより精度の高いマークを形成することが出来る。又、上記具体例では、直下のビット報層をエッチングストッパにしたが、図4(b)に示すようにワード韓層と同時に形成したパターン15をエッチングストッパとしてもよい。

【0022】図5は本発明の他の量ね合わせマークを示す図である。図5に示すノギス型構造を有するマーク(以下、ノギスマークという)は、機械による自動剤定用ではなく人間の目による測定を行う際に用いられ、基本的に上記したボックスインボックス構造を有するマークと同じように使用される。なお、ノギスマークの場合調機銭の集点湮度が小さいためにレジストバターンのエッジ(底部)が判別しにくくなるので、本発明を経204用した場合、より大なる効果が得られる。

【0023】上記したように、本発明では、図1のボックスマーク、図5のノギスマークを例に説明したが、登む合わせ用測定マークであれば、どのようなマークでも、本発明を適用出来る。

[0024]

【発明の効果】本発明によれば、下地マークはエッチン 11 グの条件に依存してややテーパー形状になるものの、従 12 来のものに較べて凍さが残いためテーパー目立ちにくく 13 なる。従って下地マークエッシが従来のものに較べて細 30 15 く光学的にはっきりした波形が得られるので、従来技術 周) よりも目ずれ測定時に測定誤差が生じにくい。 10

【0025】また、上地マークは従来技術に較べて良い 露光条件で形成されるために垂直形状となり、下地マー クと同様にマークエッジが従来技術に較べて細くなり光 学的にはっきりした波形が得られるので、従来のものよ りも目ずれ測定時に測定誤差が生じにくい。

【図面の簡単な説明】

【図1】(a)は、本発明に係る半導体装置の断面図、(b)はマークレイアウトを示す図. (c)はマークを上方から見た図である。

【図2】本発明の半導体装置の製造工程を示す図である。

10 【図3】図2に続く製造工程を示す図である。


【図4】本発明の他の具体例を示す図である。

【図5】他の合わせマークを示す図である。


【図6】(a)は、従来の半導体装置の断面図 (b)はそのマークレイアウトを示す図、(c)はマークを上方から見た図である。

【符号の段明】

- 1 シリコン芸板
- 2 素子分離酸化腺
- 3 拡散層領域
- 4 ゲート電極
 - 5 コンタクトプラグ
 - 6 ビット検
 - 7 キャパンタコンタクトホール
 - 8 リンドープポリシリコン腺
 - 9 キャパシタ下部電極形成用レジストパターン
 - 10 上地マークレジストパターン
 - 11 下地マークパターン
 - 12 エッチングストッパ (ビット線同層)
 - 13.14 層間絶縁離
-) 15 エッチングストップパターン (ゲート電極同 層)
 - 101 上地マーク
 - 102 下地マーク







[図6]

